当前位置：首页 > article >正文

ARMv8高速缓存（Cache）和内存管理单元（MMU）

article 来源：原创 2023/2/5 14:52:15

ARMv8高速缓存（Cache）和内存管理单元（MMU）

1 Cache

在这里插入图片描述

1.1 Cache概述
处理器的存储器的时钟频率的不一致导致了二者访存速率的差异，Cache则是用于在一定成本范围内弥补此种差异的高速缓存器件。

“…the frequency of external buses and of memory devices has not scaled
to the same extent…, A cache is a small, fast block of memory that
sits between the core and main memory.”

Cache的缓存工作方式由Cachde控制器（Cache Controller）控制，若Cache中存有处理器访问的地址上的数据/指令（即cache命中，称为hit），则将其提供给处理器，否则（即miss）向下一层次存储器请求补充处理器访问的数据/指令到Cache。

部分命中时，先向处理器提供已存有的数据，再向下一层次处理器请求补充。

“…the core first retrieves that part of the cache line that contains
the requested data…then read the rest of the cache line, in the
background.”

1.2 Cache策略
Cache策略（Cache Policies）即Cache的工作规则，规定Cache何时填充数据（即填充策略）、如何响应STR指令（即写策略）。填充策略有Write Allocation、Read Allocation两种。写策略有Write-back、Write-through两种。

Write Allocation指在Write Miss发生时填充新行（Cache填充的最小单位就是行）。

Read Allocation指在Read Miss发生时填充新行。

Write-back指仅在行被修改后并将被覆盖/清除时更新到下一级存储器，其余时候对数据的修只发生在处理器和Cache之间（会标记为dirty）。

Write-through指同时修改Cache和下一级存储器（不会标记为dirty）。

1.3 POC和POU
POC和POU是用于描述系统局部某个存储器的地位的概念。在不同的访问者（处理器、DMA等）能访问同一个存储器的时候，这个存储器就是Point of Coherency， POC。而Cache、TLB能访问的同一个存储器，则称为Point of Unification， POU。

详细记一下：有了POU这个概念，我们就能更方便地描述invalidation和cleaning等和Cache相关的操作了。在有这个概念之前，描述存储器和Cache的关系需要说“上级高速缓存关联的下级存储器“，现在我们可以直接说”这个Cache的POU“，如果限定了语境，直接说”POU“就知道是指的哪个存储器了。总之这就是一个存储层级体系概念，没有太多特别的。

1.4 Cache的Invalidation和Cleaning
Invalidation指通过清除Cache行的valid位。

Cleaning指把标记为dirty的Cache行写到下一层次存储器并清除dirty位。

相关操作指令见DEN0024A_v8_architecture_PG ARM® Cortex® -A Series Version: 1.0 Programmer’s Guide for ARMv8-A Table 11-1。

2 MMU

在这里插入图片描述

2.1 架构特性
MMU用于控制内存的Cache策略、内存属性、访问权限并提供虚拟地址映射功能。

“…controls the cache policy, memory attributes, and access
permissions, and provides Virtual to Physical Address translation. “

ARMv8中与MMU关联的寄存器主要有映射控制寄存器（Translation Control Register，TCR_ELx）、用于存放一些预置的内存属性的内存属性间接寄存器（Memory Attribute Indirection Register，MAIR_ELx）、存放映射表基地址的映射表基地址寄存器（Translation Table Base Register，TTBR0_ELx）。

地址映射最大位宽48bits，支持4KB./16KB/64KB三种粒度（Granule Size），最深4级映射。
除ARMv7-A支持的ARMv7-A Long Descriptor format和Armv7-A Short Descriptor format之外，ARMv8新增一种映射表描述符ARMv8-A AArch64 Long Descriptor format。

2.2 访问权限控制
内存属性包含的访问权限属性需要特别关注，支持分别对EL0的非特权访问和EL1/2/3D的特权访问设置访问权限，如下表。

AP	Unprivileged（EL0）	Privileged（EL1/2/3）
00	No Access	R/W
010	R/W	R/W
10	No Access	RO
11	RO	RO

查看全文

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.dgrt.cn/a/391968.html

如若内容造成侵权/违法违规/事实不符，请联系一条长河网进行投诉反馈，一经查实，立即删除！

ARMv8高速缓存（Cache）和内存管理单元（MMU）